EDA 考试题题库及答案 一、选择题 1.一个项目的输入输出端口是定义在(A) A、实体中; B、结构体中; C、任何位置; D、进程中。 2.QuartusII 中编译 VHDL 源程序时要求(C) A、文件名和实体可以不同名; B、文件名和实体名无关; C、文件名和实体名要相同; D、不确定。 3.VHDL 语言中变量定义的位置是 (D) A、实体中中任何位置; B、实体中特定位置; C、结构体中任何位置; D、结构体中特定位置。 4.可以不必声明而直接引用的数据类型是(C) A、STD_LOGIC ; B、STD_LOGIC_VECTOR; C、BIT; D、ARRAY。
关键字:
|